格式：pdf
大小：306KB
頁數：
為實現一種能夠自主完成浮點數加/減、乘、除運算功能的浮點數算術運算執行控制器,提出了一種基于采用FPGA的并行操作設計硬連接的浮點算術運算控制電路及其時序控制方法,該控制器能夠自動選擇運算器,調整內部時序脈沖的時鐘周期,自主完成操作數的配置并進行浮點數加/減、乘、法運算的功能,運算結果讀到系統數據總線;論述了該控制器的電路構成和基本原理,分析操作數配置與運算器的選擇,及內部時序脈沖作用下的執行過程,應用Verilog HDL語言實現相關硬件的構建和連接;通過仿真綜合測試可知,該控制器的最高頻率可達132.426M,從輸入端口到輸出端口的延時數據為:最小延時是5.367ns,最大延時是18.347ns,耗用的IO輸入輸出端口占總資源的31.45%;并能夠自動選擇運算器,自主完成相應的算術運算。
格式：pdf
大?。?span class="single-tag-height">306KB
頁數：
為實現一種能夠自主完成浮點數加/減、乘、除運算功能的浮點數算術運算執行控制器,提出了一種基于采用FPGA的并行操作設計硬連接的浮點算術運算控制電路及其時序控制方法,該控制器能夠自動選擇運算器,調整內部時序脈沖的時鐘周期,自主完成操作數的配置并進行浮點數加/減、乘、法運算的功能,運算結果讀到系統數據總線;論述了該控制器的電路構成和基本原理,分析操作數配置與運算器的選擇,及內部時序脈沖作用下的執行過程,應用Verilog HDL語言實現相關硬件的構建和連接;通過仿真綜合測試可知,該控制器的最高頻率可達132.426M,從輸入端口到輸出端口的延時數據為:最小延時是5.367ns,最大延時是18.347ns,耗用的IO輸入輸出端口占總資源的31.45%;并能夠自動選擇運算器,自主完成相應的算術運算。
熱門知識
加減乘除精華知識
加減乘除
最新知識
加減乘除-
話題： 工程造價yaoyao0709
相關問答
加減乘除-
話題： 造價軟件zyx402900715
-
話題： 造價軟件chinna0000
-
話題： 工程造價10lovechi3
加減乘除相關專題
- 車位的契稅2019
- 常州購房落戶政策2019
- 岑溪2019年經濟適用房三期
- 蒼溪2019年經濟適用房
- 部隊經濟適用房買賣政策2019年
- 補繳2019年房產稅
- 北侖購房補貼政策2019
- 北梁回遷房在哪2019年
- 北京自住型商品房2019年
- 北京市商品房成交2019年
- 基于壓電堆驅動器的噴嘴擋板式氣體控制閥
- 電氣工程及其自動化特色專業建設探索
- 分形DGS單元結構設計及其在微帶電路中的應用
- 磷銨技術改造五大磷肥工程的建議
- 以大豆油多元醇制備的硬質聚氨酯泡沫塑料的性能
- 逆變TIG焊機接觸引弧電路的設計(引弧電路)
- 預制砌塊(磚、石)擋土墻工程砌體施工安全技術交底
- 應用模糊數學理論對公路工程建設項目方案的綜合評價
- 引嫩工程擴建區土壤水鹽動態與防治土壤鹽堿措施
- 中華華丹雨、污水管道溝槽開挖專項施工方案教學教材
- 中國工程圖學學會成立工程與制造系統集成化分會
- 中國吹制玻璃行業市場前景分析預測年度報告(目錄)
- 可替代現有隔熱保溫材料的新型材料
- 醫院病房樓工程施工裝飾裝修工程施工控制
- 在生活中構筑自然——河南天旺園林工程有限公司剪影
- 中國機械工程學會授予材料熱處理工程師資格人員名單
- 中國電力井蓋行業市場前景分析預測年度報告(目錄)