高速BCH編碼譯碼器的設計
格式:pdf
大小:1.0MB
頁數: 6頁
針對閃存(flash)因制造工藝的不斷提高而導致其內部數據區隨機錯誤不斷增加的現象,設計并實現一種高速BCH編碼譯碼器,通過BCH編碼技術對flash中的隨機錯誤進行糾錯,以達到錯誤檢測與糾錯的目的。實驗結果顯示優化設計的BCH(4 224,4 096)編碼譯碼器可以工作在25 MHz的工作頻率下,其單頁數據(512 Byte)的糾錯能力從普遍的3 bit提高到15 bit,從而提高了flash數據存儲與讀取的可靠性。
LDPC碼譯碼器通用模塊的FPGA設計
大小:145KB
頁數: 2頁
在介紹LDPC(Low Density Parity Code)低密度校驗碼的基本迭代譯碼原理的基礎上,針對FPGA技術,專門設計了譯碼器中通用的變量節點以及校驗節點處理單元,其中分別包括全并行與全串行的實現方式。編譯結果表明,這些模塊可以實現高速的處理速度,以及占用合理的硬件資源。
七段顯示譯碼器知識來自于造價通云知平臺上百萬用戶的經驗與心得交流。 注冊登錄 造價通即可以了解到相關七段顯示譯碼器最新的精華知識、熱門知識、相關問答、行業資訊及精品資料下載。同時,造價通還為您提供材價查詢、測算、詢價、云造價等建設行業領域優質服務。手機版訪問:七段顯示譯碼器
? 2006- www.chyschool.com 粵ICP備08028283號 增值電信業務經營許可證:粵B2-20090350