尺寸及版圖設計對集成電路差分放大器性能的影響
格式:pdf
大小:531KB
頁數: 5頁
CMOS差分放大器是現代集成電路設計中一個非常重要的電路結構.由于CMOS差分放大器對其版圖設計以及晶體管尺寸非常敏感,CMOS差分放大器設計是模擬電路設計的一個難題.本文利用PowerchipSemiconductorCorp的L110-N工藝實現了不同結構以及不同尺寸的CMOS差分放大器的電路圖和版圖設計,并利用HSPICE對這些設計進行了后仿真,得到了不同尺寸和版圖結構下性能對比結果,對相關領域集成電路設計有很好的指導意義.
大小:828KB
CMOS差分放大器是現代集成電路設計中一個非常重要的電路結構.由于CMOS差分放大器對其版圖設計以及晶體管尺寸非常敏感,CMOS差分放大器設計是模擬電路設計的一個難題.本文利用Powerchip Semiconductor Corp的L110_N工藝實現了不同結構以及不同尺寸的CMOS差分放大器的電路圖和版圖設計,并利用HSPICE對這些設計進行了后仿真,得到了不同尺寸和版圖結構下性能對比結果,對相關領域集成電路設計有很好的指導意義.
集成電路版圖設計知識來自于造價通云知平臺上百萬用戶的經驗與心得交流。 注冊登錄 造價通即可以了解到相關集成電路版圖設計最新的精華知識、熱門知識、相關問答、行業資訊及精品資料下載。同時,造價通還為您提供材價查詢、測算、詢價、云造價等建設行業領域優質服務。手機版訪問:集成電路版圖設計
? 2006- www.chyschool.com 粵ICP備08028283號 增值電信業務經營許可證:粵B2-20090350