格式:pdf
大小:6.2MB
頁數: 100頁
內部資料 請勿外傳 CADENCE原理圖與 PCB設計說明 (第 1 版) - I - 目錄 目 錄 序 言 .............................................................................................................................................................. 1 第一章 系統簡介 ........................................................................................................................................ 2 1.1 系統組成 .......................
格式:pdf
大小:8KB
頁數: 1頁
硬件開發的原理圖設計規范詳細說明 ? 一、原理圖網絡命名 ? ? ? 原理圖網絡命名時,字母必須為大寫字母,不可以使用字母 “O”;可以使 用下劃線和左斜線 “/”;禁止使用小寫字母、短橫線、 *等; ? ? ? 電源網絡命名建議: 10V 以上命名舉例, 12V、36V 等,數字在字母 V 前;10V 以下電源命名舉例, V33 或者 3V3、V18 或者 1V8、V09 或者 0V9;模擬電源命名舉例, V33_AVDD_FPGA 或者 3V3_AVDD_FPGA ;可 以增加后綴說明電源使用對象; ? ? ? 時鐘網絡命名規則:時鐘網絡命名以 CLK 開頭,后接頻率,可以增加使 用對象說明,舉例 CLK_50M_CPU; ? ? ? 總線網絡命名規則:總線類型開頭,后接使用對象或者總線方向,舉例 SGMII_CPU_PHY 、JTAG_TDI_CPU 、PCIE_CPU_FPGA、
cadence原理圖設計知識來自于造價通云知平臺上百萬用戶的經驗與心得交流。 注冊登錄 造價通即可以了解到相關cadence原理圖設計最新的精華知識、熱門知識、相關問答、行業資訊及精品資料下載。同時,造價通還為您提供材價查詢、測算、詢價、云造價等建設行業領域優質服務。手機版訪問:cadence原理圖設計